Inversor Integrado Zeta/Ćuk para Aplicações Monofásicas Autônomas

RESUMO

Topologias de conversores integrados de único estágio têm sido amplamente empregadas em aplicações que requerem a conversão CC/CA. Diante disso, este trabalho apresenta uma nova topologia de inversor integrado obtida pela combinação das topologias dos conversores Zeta e Ćuk, denominado Inversor Híbrido Zeta-Ćuk (IHZC). A topologia do IHZC apresenta as seguintes vantagens: i) emprego de quatro interruptores de potência; ii) aproveitamento total da tensão de entrada; e iii) elevado rendimento. O IHZC é projetado para operar no modo de condução descontínua em aplicações monofásicas autônomas em CA, onde a tensão de saída é controlada e regulada por meio de um controlador proporcional-integral multi-ressonante. A viabilidade e operação da topologia IHZC são avaliadas e comprovadas através de resultados experimentais, os quais demonstram que a estrutura é capaz de fornecer tensão CA de saída com baixa distorção harmônica e operar com elevado rendimento.

PALAVRAS-CHAVE
Conversor Ćuk; Conversor Zeta; Inversores Integrados; Modo de Condução Descontínua; Sistemas Autônomos

I. INTRODUÇÃO

Com o avanço populacional, a demanda por energia elétrica tem aumentado constantemente, levando o setor elétrico a buscar formas de desenvolver e modernizar os sistemas elétricos, tornando-os mais econômicos e eficientes [¹]-[³].

Além disso, as fontes de energias renováveis (FER), em conjunto com a geração distribuída, estão ganhando destaque globalmente, exigindo processamento da energia gerada para as mais variadas aplicações, como em baterias e redes de distribuição [⁴]-[⁹]. Tal processamento frequentemente utiliza conversores de potência para realizar a interface entre fontes CC e cargas locais que operam em CA.

Em consonância a isso, os recentes avanços tecnológicos têm possibilitado que a eletrônica de potência desempenhe um papel importante no desenvolvimento de novas topologias de conversores estáticos, cada vez mais eficientes para diversos tipos de aplicações [¹]-[¹⁰].

Neste sentido, estruturas de conversores de potência têm sido amplamente estudadas e propostas para aplicações envolvendo sistemas autônomos em CA, dado ao crescente uso de FER, aumento da demanda por energia elétrica, bem como a expansão das microrredes CC [³]-[¹⁰].

Para realizar a interface entre fontes CC e CA, comumente é empregado um sistema de duplo estágio de conversão de energia, obtido através de uma associação em cascata de um conversor do tipo elevador e um inversor de tensão.

Embora seja um sistema consolidado e de fácil operação, este pode apresentar as seguintes desvantagens: i) número elevado de interruptores de potência; ii) uso de barramento CC intermediário com capacitância elevada, para o desacoplamento das etapas de conversão de energia; e iii) dificuldades em obter rendimento elevado em função das perdas no processo de conversão CC/CC e CC/CA.

Como alternativa aos problemas mencionados anteriormente, cada vez mais surgem novos estudos que propõem o uso de inversores integrados, os quais conseguem realizar de forma simultânea a elevação da tensão de entrada e a conversão CC/CA [⁶]-[²³]. As estruturas integradas possuem os seguintes objetivos: i) operar com volume e peso reduzidos; ii) operar com elevada eficiência na conversão CC/CA; iii) reduzir o número de componentes eletro/eletrônicos empregados.

Em [¹¹], é apresentado um inversor integrado monofásico baseado nos conversores CC/CC SEPIC (semiciclo positivo) e Ćuk (semiciclo negativo), contendo cinco interruptores. O inversor opera em Modo de Condução Descontínua (MCD), com apenas um dos interruptores operando em alta frequência durante seu funcionamento.

Uma estrutura de inversor de único estágio baseada no conversor Zeta é apresentado em [¹²]. Este inversor opera sem capacitores eletrolíticos, reduzindo custos e mantendo características de conversão de tensão, ideal para sistemas fotovoltaicos. A topologia possui estrutura de terra comum para reduzir capacitâncias parasitas e opera no Modo de Condução Descontínua (MCD) usando modulação por largura de pulso (PWM). No semiciclo positivo, sua entrada alimenta a carga, e no negativo, um capacitor age como barramento virtual para a saída de tensão negativa.

Uma família de inversores integrados derivadas de conversores elevadores de tensão tradicionais é apresentada em [¹³], os quais operam em um único estágio, porém mantendo o número de interruptores que a configuração de duplo estágio. Entre as topologias apresentadas, o trabalho inclui o inversor Ćuk integrado monofásico, que integra o conversor Ćuk ao inversor em ponte completa, permitindo uma análise similar ao conversor Ćuk CC-CC. Entretanto, operando no Modo de Condução Contínua (MCC) como inversor fotovoltaico conectado à rede, o mesmo apresenta eficiência inferior a 90% e alta distorção harmônica superior a 6%.

Em [¹⁷], é explorada a operação no Modo de Condução Descontínua (MCD) e de forma autônoma para a topologia do inversor Ćuk integrado (ICI) monofásico, inicialmente apresentado por [¹³]. A operação no MCD oferece vantagens como ganho estático linear e menor influência dos zeros no semiplano direito, facilitando o projeto do controlador e regulação de tensão. Contudo, essa operação também apresenta desvantagens, como picos elevados de corrente nos indutores e semicondutores, que podem limitar a potência. Por outro lado, a estrutura emprega cinco interruptores de potência, o que pode aumentar os custos de produção.

Uma topologia integrada construída por meio da associação de dois conversores Zeta modificados é proposto em [¹⁸], o qual consegue injetar na rede uma corrente CA com baixa distorção harmônica. Apesar da estrutura utilizar quatro interruptores, a mesma apresenta a desvantagem de utilizar somente metade da tensão de entrada em cada conversor Zeta, o que pode resultar em ganho estático elevado, no entanto com redução na eficiência da topologia.

Em [²³], é apresentada uma evolução da topologia [¹⁸], visando reduzir os esforços de tensão nos interruptores e diodos. A topologia empregou diodos associados em série com os interruptores de potência, tornando o sistema com características similares ao do conversor Zeta. Por outro lado, há a circulação de corrente simultânea nos indutores de entradas, os quais acabam por trabalhar em paralelo.

Desta forma, este trabalho contribui na proposição de uma topologia de inversor integrado obtido pela associação dos conversores CC/CC Zeta e Ćuk, denominado Inversor Híbrido Zeta-Ćuk (IHZC). A topologia se destaca por utilizar toda a tensão de entrada, empregar somente quatro interruptores de potência, apresentar baixa distorção harmônica total (DHT) e elevada eficiência.

A estrutura proposta neste trabalho apresenta vantagens quando comparada aos inversores integrados apresentados em [¹¹]-[¹³],[¹⁷], por utilizar menor número de interruptores de potência, o que implica na redução de custos. Comparado aos inversores apresentados em [¹⁸] e [²³], o IHZC apresenta a vantagem de não precisar de capacitores divididos no estágio de entrada, fato que eleva a eficiência do conversor e reduz o número de sensores.

O IHZC é projetado para operar no MCD como conversor de interface CC/CA em sistemas monofásicos autônomos. A tensão de saída é regulada e controlada por meio de um controlador proporcional-integral multi-ressonante (PI-MR). O IHZC é avaliado e validado por meio de resultados experimentais.

Este trabalho está organizado como segue: A Seção 2 apresenta os princípios de funcionamento do inversor. A modelagem matemática é introduzida na Seção 3, enquanto os resultados experimentais são exibidos e discutidos na Seção 4. A Seção 5 apresenta as conclusões do trabalho.

II. PRINCÍPIOS DE FUNCIONAMENTO DO IHZC

Esta seção apresenta os princípios de funcionamento e operação do IHZC. O inversor proposto é projetado para operar como conversor de interface entre fontes de tensão CC e cargas locais monofásicas em CA, conforme ilustrado na Figura 1(a). O IHZC é construído a partir da combinação de conversores Zeta e Ćuk modificados, realizando simultaneamente a conversão CC/CA, e elevação da tensão CC de entrada.

A topologia proposta é capaz de operar sem a necessidade de dividir a tensão de entrada, como feito em [¹³],[¹⁷]. Ressalta-se que a estrutura do IHZC emprega apenas quatro interruptores de potência e um sensor de tensão, de forma a fornecer em sua saída uma tensão CA regulada e com baixa DHT.

O IHZC pode ser empregado em diversas aplicações, tais como: i) sistemas de geração distribuída baseados em FER; ii) interface entre microrrede CC e redes CA; iii) sistemas ininterruptos de energia; iv) aplicações autônomas fotovoltaicas; entre outras.

Conforme pode ser visto na Figura 1(b), por meio de um controlador PI, a tensão de saída ($v_{Co}$) do IHZC é controlada. O controlador PI-MR gera a razão cíclica ($d)$ para o acionamento e controle dos interruptores do inversor. A tensão de saída $v_{Co}$ é comparada à tensão de referência de controle $v_{Co}^{*}$, a qual é obtida pela multiplicação de uma função senoidal $sen(\theta )$ e a tensão de pico de referência ($V_p$).

O IHZC é projetado para operar no MCD uma vez que o ganho estático se relaciona de forma praticamente linear com a razão cíclica, permitindo assim uma regulação mais fácil de uma referência com perfil senoidal.

Além disso, o sistema apresenta menor influência causada pelos zeros presentes no semiplano direito, tornando a estrutura de controle menos complexa quando comparada à operação no MCC, o qual apresenta grandes influências de zeros no semiplano direito e um ganho estático não-linear.

Por operar no MCD, o IHZC apresenta três etapas de operação distintas no semiciclo positivo e outras três etapas de operação no semiciclo negativo. Conforme mostrado nas Figuras 2 e 3, o semiciclo positivo é obtido pelo acionamento dos interruptores S₁ e S₂, empregando a configuração do conversor Zeta, enquanto no semiciclo negativo é adotado o conversor Ćuk utilizando os interruptores S₃ e S₄.

A. OPERAÇÃO NO MODO ZETA

O IHZC opera no modo Zeta para gerar a tensão de saída no semiciclo positivo, comutando os interruptores $S_1$ e $S_2$, enquanto os interruptores $S_3$ e $S_4$ permanecem bloqueados. Durante todas as etapas de operação no modo Zeta o interruptor $S_2$ permanece acionado. A razão cíclica para a operação no modo Zeta foi definida como $d_z$.

FIGURA 1
IHZC no modo autônomo a) circuito elétrico; b) estrutura de controle.

Primeira etapa de operação $(d_{z1}{T}_s)$: Nesta etapa o interruptor $S_1$ é comandado a entrar em condução, magnetizando o indutor $L_m$, conforme demonstrado na Figura 2(a). A tensão nesse indutor assume o valor da tensão de entrada ($V_{in}$), enquanto a tensão sob indutor $L_i$ equivale à diferença entre as tensões dos capacitores $C_2$ e $C_1$, ou seja, $v_{Li}=v_{C2}-v_{C1}$. Já a tensão no indutor de saída ($L_o$) é dada por $v_{Lo}=V_{in}+v_{C1}-v_{Co}$, onde $v_{Co}$ é a tensão do capacitor de saída $C_o$. Por meio da análise do circuito elétrico, tem-se que $v_{C1}{=v}_{Co}$, assim, a tensão no indutor $L_o$ é a própria tensão de entrada $V_{in}$.

Nesse intervalo de operação, a corrente que flui no capacitor $C_1$ é a soma das tensões nos indutores $L_o$ e $L_i$, ou seja, $i_{C1}=i_{Lo}+i_{Li}$. Por outro lado, a corrente no capacitor $C_2$ é a mesma do indutor $L_i$.

Segunda etapa de operação ${(d}_{z2}{T}_s)$: Esta etapa tem início com o bloqueio do interruptor $S_1$ e condução do diodo $D_2$, desmagnetizando os indutores $L_m$, $L_i$ e $L_o$, conforme ilustrado na Figura 2(b). As tensões nos indutores $L_m$, $L_i$ e $L_o$ são respectivamente, $v_{Lm}=-v_{C1}$, $v_{Li}=V_{in}-v_{C2}$ e $v_{Lo}=-v_{Co}$. A corrente que flui no capacitor $C_1$ é a mesma do indutor $L_i$, porém em sentido oposto, ou seja, $i_{C1}=-i_{Li}$.

Terceira etapa de operação ${(d}_{z3}{T}_s)$: Esta etapa tem início com o bloqueio do diodo $D_2$ uma vez que a corrente resultante neste componente não é mais capaz de colocá-lo em condução. Neste intervalo ocorre a troca de energia entre os elementos passivos, onde $i_{Lm}+i_{Li}=-i_{Lo}$ e $v_{C1}=v_{Co}$, conforme ilustra a Figura 2(c).

B. OPERAÇÃO NO MODO ĆUK

O funcionamento do sistema no semiciclo negativo da saída ocorre pela operação do IHZC no modo Ćuk, comutando os interruptores $S_3$ e $S_4$, enquanto os interruptores $S_1$ e $S_2$ permanecem bloqueados. Durante todas as etapas de operação no modo Ćuk o interruptor $S_4$ permanece comutado. A razão cíclica para a operação no modo Ćuk foi definida como $d_c$.

Primeira etapa de operação ${(d}_{c1}{T}_s)$: Nesta etapa, o interruptor $S_3$ é comandado a entrar em condução, magnetizando o indutor $L_i$ por meio do diodo $D_3$, conforme demonstrado na Figura 3(a). A tensão nesse indutor assume o valor da tensão de entrada ($V_{in}$), enquanto a tensão sob indutor $L_m$ equivale à diferença entre as tensões dos capacitores $C_2$ e $C_1$, ou seja, $v_{Li}=v_{C2}-v_{C1}$. Já a tensão no indutor de saída ($L_o$) é dada por $v_{Lo}={-V}_{in}-v_{C1}+v_{Co}$, onde $v_{Co}$ é a tensão do capacitor de saída $C_o$.. Por meio da análise do circuito elétrico, tem-se que $v_{C1}$ = $v_{Co}$, assim, a tensão no indutor $L_o$ é a própria tensão de entrada ${-V}_{in}$.

Nesse intervalo de operação, a corrente que flui no capacitor $C_2$ é a soma das tensões nos indutores $L_o$ e $L_m$, ou seja, $i_{C1}=i_{Lo}+i_{Lm}$. Por outro lado, a corrente no capacitor $C_1$ é a mesma que no indutor $L_m$ durante toda operação no modo Ćuk.

Segunda etapa de operação $(d_{c2}{T}_s)$: Esta etapa tem início com o bloqueio do interruptor $S_3$ e condução do diodo $D_4$, desmagnetizando os indutores $L_m$, $L_i$ e $L_o$, conforme ilustrado na Figura 3(b). As tensões nos indutores $L_m$, $L_i$ e $L_o$ são respectivamente, $v_{Lm}=-v_{C1}$, $v_{Li}=-v_{C2}$ e $v_{Lo}=-v_{Co}$. A corrente que flui no capacitor $C_2$ é a mesma que a do indutor $L_i$, i.e, $i_{C1}=i_{Li}$.

Terceira etapa de operação ${(d}_{c3}{T}_s)$: De forma similar à terceira etapa no modo Zeta, esta etapa tem início com o bloqueio do diodo $D_4$ pela interrupção da corrente equivalente ($i_{Lm}+i_{Lo}$). Neste intervalo ocorre a troca de energia entre os elementos passivos, onde $i_{Lm}+i_{Li}=-i_{Lo}$ e $v_{C1}=v_{Co}$, conforme ilustra a Figura 3(c).

FIGURA 2
Etapas de funcionamento do IHZC no semiciclo positivo: (a) primeira etapa; (b) segunda etapa; (c) terceira etapa.

FIGURA 3
Etapas de funcionamento do IHZC no semiciclo negativo: (a) primeira etapa; (b) segunda etapa; (c) terceira etapa.

C. PRINCIPAIS FORMAS DE ONDA

As principais formas de ondas do IHZC são apresentadas nas Figuras 4, 5 e 6, as quais são obtidas considerando que os semicondutores, interruptores e diodos, são ideais. As formas de ondas são exibidas para o intervalo de tempo quando a tensão de saída atinge o valor de pico ($V_p)$), bem como são plotadas para um período de chaveamento.

FIGURA 4
Formas de ondas de tensões e correntes: (a) indutores no semiciclo positivo; (b) Indutores no semiciclo negativo (c) capacitores no semiciclo positivo; (d) capacitores no semiciclo negativo.

Ao analisar o funcionamento do IHZC, conforme Figuras 2 e 3, é possível estabelecer que as tensões dos capacitores $C_1$ e $C_o$ são iguais $(v_{C1}=v_{Co})$ e que a tensão no capacitor $C_2$ é a soma das tensões de entrada e saída, ou seja $v_{c2}=V_{in}+v_{Co}$. Assim, a Figura 4 ilustra as tensões e correntes teóricas nos indutores e capacitores do IHZC para a operação no semiciclo positivo.

Como pode ser observado na Figura 4(b), o IHZC apresenta dois capacitores de acoplamento, $C_1$ e $C_2$, onde o primeiro apresenta características similares ao do conversor Zeta, enquanto o segundo apresenta similaridades ao capacitor de acoplamento do conversor Ćuk. Desta forma, conclui-se que ambos os capacitores apresentam valores distintos de tensão.

Os esforços de tensão e corrente nos interruptores $S_1$ e $S_2$, tanto para o semiciclo positivo quanto para o semiciclo negativo, podem ser visualizados na Figura 5.

FIGURA 5
Formas de ondas de tensões e correntes nos interruptores ${\mathbf{S}}_{\mathbf{1}}$ e ${\mathbf{S}}_{\mathbf{2}}$ durante os semiciclos: (a) positivo; (b) negativo.

D. EQUACIONAMENTO EM RELAÇÃO AO PERÍODO DE CHAVEAMENTO

Por meio da Figura 4, pode-se observar que a tensão média no indutor $L_m$, considerando um período de chaveamento e em regime permanente, é dada por:

(1) $V_{L{m}_m}=V_{in}{d}_{z1}-v_{C1}{d}_{z2}+0d_{z3}=0$

Por meio de (1), a seguinte relação é obtida:

(2) $\frac{V_{in}{d}_{z1}}{T_s}=\frac{v_{C1}{d}_{z2}}{T_s}$

Logo, a expressão $d_{z2}$ é obtida em função da razão cíclica ($d_{z1}$), como segue:

(3) $d_{z2}=\frac{V_{in}{d}_{z1}}{v_{C1}}$

De forma complementar $d_{z3}=1-d_{z1}-\frac{V_{in}{d}_{z1}}{v_{Co}}$.

O pico de corrente no indutor $L_m$ ocorre ao final da primeira etapa ($d_{z1}{T}_s)$ [ver Figura 4(a)], e é dado por:

(4) $I_{Lmp}=\frac{V_{in}{d}_{z1}{T}_s}{L_m}{+\frac{V_{in}{d}_{z1}{T}_s(d_{z1}+d_{z2})}{{2L}_m}-I}_{Lomin}$

onde $I_{Lomin}$ é a corrente mínima no indutor $L_o$, sendo determinada por:

(5) $I_{Lomin}=\frac{v_{Co}}{R}-\frac{V_{in}{d}_{z1}{T}_s(d_{z1}+d_{z2})}{2L_o}$

Logo a corrente máxima do indutor de saída pode ser obtida por:

(6) $I_{Lomax}=\frac{v_{Co}}{R}+\frac{V_{in}{d}_{z1}{T}_s}{2L_o}$

O pico de corrente no indutor $L_i$ também ocorre ao final da etapa $d_{z1}{T}_s$ e é dado por:

(7) $I_{Lip}=\frac{V_{in}{d}_{z1}{T}_s}{L_i}-\frac{V_{in}{d}_{z1}{T}_s(d_{z1}+d_{z2})}{{2L}_i}$

De forma análoga em (1), a tensão média no indutor $L_o$ é obtida por:

(8) $V_{L{o}_m}=(V_{in}+v_{C1}-v_{Co})d_{z1}-v_{Co}{d}_{z2}+0d_{z3}=0$

Portanto, substituindo (3) em (8) obtém-se:

(9) $(\frac{v_{C1}{d}_{z2}}{d_{z1}}+v_{C1}-v_{Co})\frac{d_{z1}}{T_S}-\frac{v_{Co}{d}_{z2}}{T_s}=0$

Rearranjando os termos em (9) conclui-se que:

(10) $v_{C1}=v_{Co}$

Conforme [¹⁹], o termo d_z2 é determinado como segue:

(11) $d_{z2}=\sqrt{\frac{2L_{eq}{f}_s}{R}}$

Finalmente, por meio das adequações e manipulações matemáticas nas equações obtidas anteriormente, o ganho estático do IHZC é determinado por:

(12) $G_{eTs}=\frac{v_{Co}}{V_{in}}=d_{z1}\sqrt{\frac{R}{2L_{eq}{f}_s}}$

E. EQUACIONAMENTO DAS CORRENTES MÉDIAS E EFICAZES NOS SEMICONDUTORES

A corrente máxima de todos os semicondutores, interruptores e diodos, durante um período de chaveamento é atingida ao fim da primeira etapa de operação, sendo obtida pela soma da corrente nos três indutores do IHZC.

(13) $i_{SP}=V_{in}{d}_{z1}{t}_s(\frac{1}{L_m}+\frac{1}{L_i}+\frac{1}{L_o})=\frac{V_{in}d{t}_s}{L_{eq}}$

onde L_eq = $\frac{L_m{L}_o}{L_m+2L_o}=\frac{L_i{L}_o}{L_i+2L_o}$.

Assumindo uma igualdade entre as razões cíclicas $d_{z1}{T}_s$ e $d_{C1}{T}_s$, é possível determinar a corrente média e eficaz nos semicondutores S₁ e S₃, determinada por:

(14) $I_{S{1,3}_{}}=\frac{d_{z1}{i}_{SP}}{8}$

Já a corrente média para os interruptores S₂ e S₄ é determinada por:

(15) $I_{S{2,4}_{}}=\frac{{V_{in}d}_{z1}{i}_{SP}}{2\pi v_{Co}}$

As correntes eficazes para os interruptores são determinadas como:

(16) $I_{S{1,3}_{rms}}=\frac{\sqrt{2}}{3}\sqrt{\frac{d_{z1}(I_a+I_b+I_c)}{L_m^2\pi }}$

(17) $I_{S{2,4}_{rms}}=\frac{\sqrt{3}}{6}\sqrt{\frac{V_{in}{d}_{z1}(I_6+I_7+I_8)}{L_m^2\pi v_{Co}}}$

onde:

(18) $I_a=d_{z1}{t}_s{v}_{Pin}({4d}_{z1}{t}_s{V}_{in}+3I_{Lomax}{L}_m)$

(19) $I_b=3I_{Lomax}^2{L}_m^2{-d}_{z1}{t}_s{V}_{in}\left(6I_{Lomin}{L}_m\right)$

(20) $I_c=3I_{Lomin}^2{L}_m^2-6I_{Lomax}{I}_{Lomin}{L}_m^2$

III. MODELAGEM E PROJETO DO CONTROLADOR

Esta seção tem por objetivo apresentar a obtenção do modelo de pequenos sinais do IHZC e sua função de transferência (FT), utilizada para o controle da tensão de saída. A FT obtida é usada na etapa de projeto dos ganhos do controlador PI-MR, o qual é adotado para controlar a tensão de saída do inversor. Uma vez que a topologia IHZC opera de forma similar aos conversores Zeta e Ćuk, dois circuitos equivalentes podem ser obtidos.

As três etapas de operação, tanto para o modo Zeta quanto no modo Ćuk, são equivalentes. Pela simetria da estrutura, a energia associada à magnetização e desmagnetização dos indutores $L_m$ e $L_i$ apresentam a mesma intensidade. Portanto, a modelagem do IHZC pode ser simplificada adotando um dos dois circuitos equivalentes, ou seja, modo Zeta ou modo Ćuk. Além disso, a resposta em frequência de ambos os circuitos equivalentes são similares e garantem a operação simétrica do IHZC.

Um indutor equivalente, $L_e$, é empregado para representar os indutores $L_m$ e $L_i$, o qual é obtido pela associação paralela dos mesmos, ou seja, $L_e=\frac{(L_m+L_i)}{(L_m{L}_i)}$. Além disso, essas indutâncias possuem o mesmo valor, assim, a indutância equivalente pode ser expressa por $L_e=\frac{L_m}{2}=\frac{L_i}{2}$.

Os capacitores de acoplamento $C_1$ e $C_2$ também são carregados e descarregados de forma similar durante toda a operação do IHZC. Assim, um capacitor equivalente $C_a$ é adotado, o qual é obtido pelo paralelismo entre os capacitores, ou seja, $C_a=C_1+C_2$. A Figura 6(a) ilustra o circuito equivalente no modo Zeta enquanto a Figura 6(b) mostra o circuito equivalente no modo Ćuk.

FIGURA 6
Circuito equivalente: (a) Modo Zeta; (b) Modo Ćuk.

O equacionamento em espaço de estados dos conversores operando no MCD é um processo mais complexo quando comparado a operação no MCC [²⁴], uma vez que o modelo médio para o MCC é facilmente obtido realizando a média das etapas de operação destes conversores [²⁴],[²⁵].

Em contrapartida, quando o conversor opera em MCD há dificuldade matemática na obtenção do modelo médio em espaço de estados, uma vez que as etapas de operação não são facilmente correlacionadas. Portanto, o resultado obtido matematicamente pode divergir da operação real do conversor, fato que pode dificultar o projeto do sistema em espaço de estados [²⁴]-[²⁷].

Como forma a contornar a dificuldade apresentada na modelagem do conversor operando no MCD, em [²⁶] é proposta uma matriz de correção que atua na adequação da corrente de carga do capacitor ao realizar a técnica de modelo médio em espaço de estados, onde bons resultados são obtidos para conversores de segunda ordem.

Em [²⁴] e [²⁷] é apresentada uma rede de comutação generalizada, propiciando um modelo médio preciso e adequado em conversores que operam no MCD.

Em [²⁸] são apresentados diferentes cenários para conversores de quarta ordem operando em MCD, onde são propostas matrizes de correção para cada caso. Além disso em [²⁸] são apresentadas diferentes técnicas de modelagem para o conversor Zeta, onde é demostrado que a rede generalizada de comutação obtém uma resposta com maior similaridade ao conversor chaveado.

Analisando as dinâmicas dos conversores Zeta e Ćuk são observadas grandes similaridades entre as estruturas, onde apenas o capacitor de acoplamento de ambos apresentam valores médios e eficazes distintos

Desta forma, as funções de transferências para a operação no modo Zeta e Ćuk são obtidas por meio dos circuitos equivalentes para o IHZC apresentados nas figuras 6(a) e 6(b) em conjunto com a metodologia detalhada em [²⁸], as quais são representadas pelas respectivas curvas vermelha e azul na Figura 7. Destaca-se que, empregando a metodologia proposta em [²⁸], os conversores Zeta e Ćuk apresentam polos idênticos em malha aberta tanto para a operação no MCD quanto no MCC. As respostas em frequência dos conversores Zeta e Ćuk obtidas por meio do software PSIM® são apresentadas pelas respectivas curvas preta e verde na Figura 7.

Conforme apresentado na Figura 8(a), a referência senoidal de tensão ($v_{Co}^{*}$) é composta por uma função senoidal com amplitude de pico ($V_p$). Ao sinal de saída do controlador PI-MR, o qual é utilizado para controlar $v_{Co}$, é dado um ganho $K_{PWM}$ [²⁴] de forma a gerar a razão cíclica empregada no controle do IHZC. A partir da razão cíclica gerada pelo controlador PI-MR, é realizada a lógica de acionamento dos interruptores conforme apresentado pelo diagrama em blocos da Figura 8(b). Ressalta-se que os ganhos do controlador foram sintonizados conforme procedimentos de projeto apresentados em [²⁹]. Neste trabalho foi empregado os termos ressonantes de 1ª, 3ª e 5ª ordem para compor o controlador MR [³⁰].

FIGURA 7
Resposta em frequência para o IHZC.

FIGURA 8
Esquema de controle do IHZC: (a) controle da tensão de saída; (b) lógica de acionamento dos interruptores.

IV. RESULTADOS EXPERIMENTAIS

Um protótipo foi desenvolvido a fim de validar o funcionamento do IHZC por meio de resultados experimentais, conforme ilustra a Figura 9. Os parâmetros de projeto utilizados no desenvolvimento prático estão apresentados na Tabela 1. Os interruptores de potência empregados foram os IGBTs IRGP4650D (Infineon) e os diodos 30ETH06 (International Rectifier), enquanto os acionamentos dos IGBTs foram realizados através dos drivers DRO100S25A (Supplier).

As grandezas de tensão e corrente foram obtidas através de placas de condicionamento de sinais utilizando transdutores de efeito Hall (LEM), enquanto os algoritmos e controladores foram embarcados no controlador digital de sinais (DSC) TMS320F28335 (Texas Instruments). Para a aquisição dos resultados do IHZC foi utilizado o osciloscópio RTH1004 (Rohde&Schwarz), enquanto as distorções harmônicas de tensão e corrente foram medidas pelo analisador de qualidade de energia Fluke 435-II. O cálculo do rendimento da estrutura do IHZC foi realizado por meio do analisador de potência de precisão WT3000 (Yokogawa).

FIGURA 9
Protótipo do IHZC empregado para a análise e validação prática.

TABELA 1
Principais Parâmetros adotados no IHZC

Parâmetros	Valores
Tensão eficaz de saída (Vo)	127 V
Potência nominal (P)	400 W
Frequência nominal de saída (f)	60 Hz
Frequência de chaveamento (fs)	50 kHz
Frequência de amostragem do conversor A/D (fa)	60 kHz
Capacitância do barramento de entrada (Cdc)	4500 µF
Tensão da fonte de entrada (Vin)	140 V
Indutância de entrada (Lm,i)	105 µH
Indutância de saída (Lo)	1,5 mH
Capacitância de acoplamento (C1,2)	1,5 µH
Capacitância de saída (Co)	1,5 µH
Ganhos do controlador PI	Kp = 2,0431 Ki = 25817
Ganhos do controlador ressonante (MR)	K1 = 50; K3 = 30; K5 = 100
Ganho do modulador PWM	KPWM=1/2999
Frequência de cruzamento do controlador PI	1000 Hz
Margem de fase do controlador PI	80º

A topologia IHZC foi analisada para duas cargas resistivas de valores distintos, sendo a carga 1 de 100 Ω e a carga 2 de 66,67 Ω. As Figuras 10 e 11 apresentam os resultados estáticos e dinâmicos para as cargas 1 e 2. A Figura 11(a) e (b) apresenta os resultados dinâmicos considerando a transição da carga 1 para carga 2 e vice-versa. A partir dos resultados experimentais apresentados nas Figuras 10 e 11, observa-se que o IHZC foi capaz de fornecer tensões senoidais com valores eficazes próximos a 127 V e frequência igual a 60 Hz. A DHT da tensão de saída foi menor que 2,3%, observado através das medições apresentadas na Figura 12. Com isso, a topologia proposta demonstrou atender as principais normas relacionadas à DHT [³¹]-[³³].

Ao analisar a operação do IHZC alimentando a carga 1, nota-se que a corrente no indutor L_m tem valor médio nulo no semiciclo negativo da tensão CA de saída, enquanto o indutor L_i apresenta valor médio não nulo no semiciclo positivo. As oscilações de corrente nos indutores são similares, com valor eficaz em torno de 1,9 A e picos abaixo de 10 A. A Figura 13 apresenta as correntes nos indutores L_m e L_i, bem como a tensão e a corrente de saída.

As tensões nos capacitores de acoplamento do IHZC apresentam comportamentos distintos: C₁ segue a tensão de saída, como no conversor Zeta, com picos entre -180 V e 180 V, enquanto C₂ se assemelha ao conversor Ćuk, com picos entre -320 V e 40 V, confirmando as teorias e simulações. A Figura 14 apresenta as formas de onda presentes nos capacitores de acoplamento do IHZC, além da tensão e corrente de saída.

FIGURA 10
Resultados experimentais (50 V/div, 2 A/div, 5 ms/div): (a) carga 1; (b) carga 2.

FIGURA 11
Resultados experimentais dinâmicos (50 V/div, 2 A/div, 5 ms/div): (a) transição da carga 1 para carga 2; (b) transição da carga 2 para carga 1.

A Figura 15 apresenta as tensões presentes nos quatro interruptores do IHZC, onde observa-se que a tensão máxima em cada interruptor ficou abaixo de 400 V.

Os indutores apresentam tensões entre V_in e -v_Co no semiciclo positivo da saída, e entre -V_in e -v_Co no semiciclo negativo. A Figura 16 mostra que as envoltórias de tensão dos três indutores são iguais e se relacionam com os semiciclos da saída. Na primeira etapa de operação (d_C1T_S), as tensões se aproximam de -V_in. Na segunda etapa (d_C2T_S), a tensão nos indutores é cerca de -v_Co, mas assume valores positivos devido ao semiciclo negativo da saída. Na terceira etapa (d_C3T_S), as tensões dos indutores tendem a zero.

FIGURA 12
Espectro harmônico da tensão na saída: (a) Carga 1; (b) Carga 2).

FIGURA 13
Resultado experimental para o IHZC: tensão de saída (100 V/div), corrente de saída (4 A/div), corrente no indutor L_m e corrente no indutor L_i (10 A/div).

FIGURA 14
Resultado experimental para o IHZC: tensão e corrente de saída, tensões nos capacitores ${\mathbf{C}}_{\mathbf{1}}$ e ${\mathbf{C}}_{\mathbf{2}}$ (100 V/div, 4 A/div).

FIGURA 15
Resultado experimental para o IHZC: tensões nos interruptores (200 V/div).

O IHZC foi avaliado para a operação com cargas não-lineares, as quais foram associadas em paralelo com uma carga resistiva de 100 Ω. O primeiro teste foi realizado adotando um retificador monofásico de onda completa a diodos seguido de uma carga RL (Carga 3), utilizando um indutor de 400 mH em série com uma carga de 300 Ω, conforme mostrado na Figura 17. No segundo teste, foi empregado um retificador de onda completa a diodos seguido por uma carga RC (Carga 4), utilizando um capacitor de 100 µF em paralelo com a carga de 300 Ω, conforme ilustra a Figura 18.

FIGURA 16
Resultado experimental para o IHZC: tensão de saída (400 V/div) e tensões nos indutores (200 V/div).

FIGURA 17
Resultado experimental para o IHZC com carga RL: tensão de saída (100 V/div) e corrente de saída (4 A/div).

FIGURA 18
Resultado experimental para o IHZC com carga RC: tensão de saída (100 V/div) e corrente de saída (4 A/div).

A Figura 19 apresenta o espectro harmônico da tensão entregue a carga para os testes com as cargas não-lineares 3 e 4. Como pode ser verificado, a DHT de tensão na carga foi inferior a 4,7%, ou seja, bem abaixo dos valores estabelecidos pelas normas apresentadas em [³¹]-[³³].

FIGURA 19
Espectro harmônico da tensão de saída para cargas não-lineares: (a) Carga 3; (b) Carga 4.

V. ANÁLISE DAS PERDAS E RENDIMENTO

O rendimento do IHZC foi avaliado em três diferentes condições, conforme apresentado na Figura 20: i) utilizando interruptores do tipo IGBT modelo IRGP4650D acionados por meio do driver DRO100S25A (cujo valor de resistor de Gate utilizada foi de 15 Ω, conforme recomendado pelo fabricante), além de diodos de potência 30ETH06; ii) utilizando MOSFET de carbeto de silício (SiC) modelo IMW65R030M1H e o diodo Schottky também com tecnologia SiC FFSP2065A, com valor de resistor de Gate de 15 Ω; e iii) adotando a segunda condição juntamente o menor valor recomendado pelo fabricante para a resistor de Gate utilizada no driver DRO100S25A, de 7,5 Ω (o valor mínimo recomendado pelo fabricante do MOSFET IMW65R030M1H é de 1,8 Ω).

FIGURA 20
Rendimento do IHZC: i) semicondutores de silício (em vermelho); ii) semicondutores de SiC (em azul); iii) semicondutores de SiC e resistor de Gate de 7,5 Ω (em verde).

A Figura 20 apresenta as curvas de rendimento obtidas para os três testes realizados, sendo: i) a curva em vermelho relacionada à primeira condição de teste, onde na potência nominal foi verificada uma eficiência próxima de 90%; ii) a curva em azul representando a segunda condição de teste, onde obtém-se uma eficiência próxima de 94%; iii) e a curva em verde relacionada à terceira condição de teste, alcançando uma eficiência em torno de 96%.

As principais perdas do IHZC podem ser divididas entre os diodos D₁, D₂, D₃ e D₄, os interruptores S₁, S₂, S₃ e S₄, além dos três indutores da topologia. Para cada uma das tecnologias de semicondutores empregadas, é possível obter as respectivas perdas. Sendo assim, a Figura 21 apresenta as perdas utilizando semicondutores de silício (em vermelho), de SiC (em azul) e SiC com resistor de gate de 7,5 Ω.

É possível estimar as perdas dos semicondutores com o auxílio do software PSIM® e a ferramenta termal, considerando as características do modelo de cada semicondutor. Para a estimativa de perdas com semicondutores de silício, foi considerado o interruptor IGBT IRGP4650D juntamente com o diodo 30ETH06.

Desse modo, as perdas nos indutores do IHZC foram de 1,37 W (3,78% do total), divididas como 0,59 W correspondente aos indutores L_m e L_i, enquanto 0,78 W foi correspondente ao indutor L_o. Destaca-se que as resistências série estimadas para L_m e L_i equivalem a 19,2 mΩ, enquanto a resistência para L_o é igual a 78,7 mΩ.

Já os diodos D₁ e D₃ em conjunto, apresentam apenas perdas por condução, onde D₁ apresenta perdas apenas no semiciclo positivo e D₃ apenas para o semiciclo negativo da saída. Os dois diodos em conjunto apresentam 5 W de perdas, ou seja, 13,78% do total.

FIGURA 21
Principais perdas no IHZC operando na potência nominal empregando, semicondutores de silício (em vermelho), SiC (em azul), SiC e resistor de gate de 7,5 Ω (em verde).

Os diodos D₂ e D₄ também apresentam perdas por condução, onde D₂ possui perdas para o semiciclo positivo da saída, enquanto D₄ tem perdas durante o semiciclo negativo. Estes dois diodos em conjunto são responsáveis por 12,73% das perdas totais, ou seja, dissipam 4,62 W.

Uma vez que os interruptores S₁ e S₃ atuam em alta frequência, estes apresentam perdas de condução e comutação. Assim, tais interruptores são responsáveis pela maior parcela de perdas no IHZC, as quais equivalem a 21,4 W (58,97%), quando adotado o IGBT IRGP4650D. Na Figura 21, é observado que as perdas relacionadas aos interruptores S₁ e S₃ são mais proeminentes, principalmente ao se utilizar componentes de silício convencionais.

Por fim os interruptores S₂ e S₄ também apresentam apenas perdas condução, totalizando 3,9 W, o que corresponde a 10,75% das perdas totais.

Ao utilizar semicondutores de SiC é esperado um rendimento mais elevado da estrutura, onde até mesmo analisando as perdas nos indutores é possível perceber uma pequena melhora. O indutor de saída apresenta a mesma perda de 0,78 W, uma vez que a tensão de saída é controlada. Idealmente, a corrente neste indutor não sofre alteração considerando apenas as perdas intrínsecas do IHZC. Por outro lado, as alterações de perdas são notadas apenas com mudanças de carga. Em contrapartida, ao se reduzir as perdas nos demais componentes, há uma redução da corrente eficaz nos indutores L_m e L_i e. consequentemente, nas perdas associadas a estes elementos. Assim, com o uso do MOSFET IMW65R030M1H, há uma pequena redução nas perdas, passando de 0,59 W para 0,58 W. Deste modo, nesta configuração, a soma das perdas nos indutores corresponde a 6,31%.

Já a soma das perdas associadas aos diodos D₁ e D₃ sofre uma redução de 5 W para 3,78 W (17,55% do total), quando utilizados os diodos modelos FFSP2065A, enquanto os diodos D₂ e D₄ apresentam 3,56 W de perdas (16,53% do total).

Quando utilizados os interruptores de SiC em S₁ e S₃ há uma redução de quase a metade nas perdas associadas a estes componentes, reduzindo de 21,4 W para 11,47 W. No entanto, estes interruptores ainda representam a maior parcela das perdas totais, sendo responsáveis por 53,23%.

Os interruptores S₂ e S₄ também apresentam redução nas perdas ao se utilizar semicondutores de SiC, saindo de 3,9 W para 1,38 W, o que corresponde a 6,39% das perdas totais.

Por fim, a redução no valor do resistor de gate implica na redução das perdas por comutação, sendo que este tipo de perda é predominante nos interruptores S₁ e S₃ que atuam em alta frequência. A redução do resistor de gate de 15 Ω para 7,5 Ω, implica em uma redução das perdas nestes componentes para 6,72 W. Os demais componentes não apresentam alterações significativas nas perdas associadas. Desta forma, as perdas totais nesta configuração podem ser divididas da seguinte forma: 8,09% associadas aos indutores; 22,51% associadas aos diodos D₁ e D₃; 21,20% associadas os diodos D₂ e D₄; 40,03% associadas aos interruptores S₁ e S₃ e 8,16% associadas aos interruptores S₂ e S₄.

A operação no MCD apresenta algumas limitações, principalmente relacionadas ao nível de potência e ganho estático adotados. Conforme (11) a razão cíclica $d_{z2}$ é considerada constante. Deste modo, segundo (12), se houver uma diminuição da tensão de entrada, a única forma de manter o ganho estático do conversor é com o aumento da razão cíclica $d_{z1}$. Além disso, se a soma das razões cíclicas $d_{z1}$ e $d_{z2}$ for maior ou igual a um, o conversor passa a operar no MCC, ou seja, existe um valor máximo para $d_{z1}$ que garante a operação do conversor no MCD, conforme segue:

(21) $d_{z1max}=1-\sqrt{\frac{2L_{eq}{f}_s}{R}}$

Assim, a tensão mínima de entrada é encontrada por:

(22) $V_{{in}_{\min }}=\frac{v_{Co}\sqrt{\frac{2L_{eq}{f}_s}{R}}}{1-\sqrt{\frac{2L_{eq}{f}_s}{R}}}$

Para o IHZC processar uma potência de 400 W e utilizar os parâmetros exibidos na Tabela 1, este precisa de uma tensão mínima de aproximadamente 100 V na entrada para garantir o seu adequado funcionamento.

Considerando o pico da tensão de saída igual a 180 V e utilizando a tensão de entrada em 100 V, o IHZC apresenta um ganho de 1,8. Utilizando os métodos descritos nas seções anteriores, é possível obter o rendimento da topologia para a potência nominal de aproximadamente 95,3%. Elevando a tensão de entrada para 110 V, o ganho de tensão passa a ser de 1,64 e, novamente, ao calcular o novo rendimento, este se eleva para 96,04%. A Figura 22 é obtida repetindo este processo até a tensão de entrada atingir 250 V onde, para esta tensão, o ganho estático obtido foi de 0,72. É possível observar que o rendimento do IHZC não sofreu alterações significativas de rendimento, se situando em torno de 0,6%. Também é observada uma tendência de queda de rendimento da estrutura para tensões de entrada mais elevadas. Esta queda é justificada pelo aumento no nível de tensão nos semicondutores e, consequentemente, aumento das perdas por comutação. Por outro lado, as perdas de condução e comutação nos semicondutores se elevam quando o IHZC opera com tensão de entrada inferior a 130 V, diminuindo a eficiência do sistema. Observa-se que o máximo rendimento obtido se encontra quando o conversor opera com uma tensão de entrada entre 130 V e 180 V, ou seja, com ganho de tensão entre 1 e 1,38.

FIGURA 22
Rendimento do IHZC na potência nominal para diferentes valores de ganho estáticos de tensão.

VI. ESTUDO COMPARATIVO DE INVERSORES INTEGRADOS

A Tabela 2 apresenta a análise comparativa acerca dos principais parâmetros, considerando outros trabalhos que abordam inversores integrados monofásicos similares ao IHZC. Os trabalhos analisados apresentaram potência nominal variando de 324 W a 1000 W.

TABELA 2
Análise comparativa do IHZC com outros inversores integrados.

Estruturas de Inversores Integrados	IHZC Proposto	Zeta-Based Inverter [34]	Monitoba Inverter [35]	Buck-Boost Inverter [36]	Ćuk Integrado [17]	Ćuk Integrado [37]	Inversor Integrado [38]	SP-IZI [39]	Inversor Ćuk [40]	Inversor Multinível [41]
Frequência de chaveamento [kHz]	50	20	20	30	30	30	20	50	40	-
Potência nominal [W]	400	1000	600	400	400	340	1000	324	400	960
Tensão CC de entrada [V]	139,2	150	130	100	180	124,4	380	170	60	48
Tensão de pico na saída [V]	180	311	170	170	180	180	311	180	311	300
Diodos [uni]	4	3	0	4	0	0	0	4	1	0
Indutores [uni]	3	2	2	4	2	2	2	3	2	0
Capacitores [uni]	3	3	1	2	2	1	0	3	4	0
Interruptores [uni]	4	6	6	5	5	5	6	4	6	16
Rendimento na pot. nominal [%]	96,0%	94,0%	94,3%	96,7%	96,0%	89,0%	96,5%	94,0%	95,7%	90,0%

As estruturas apresentadas em [³⁴] e [³⁸] operam com potências nominais mais elevadas (1000 W), quando comparadas às demais topologias [³⁵]-[³⁷],[³⁹]-[⁴¹]. Além disso, apresentam um valor alto na tensão de pico de saída (311 V), mesmo valor notado na estrutura [⁴⁰], visto que operam com tensão eficaz de fase de 220 V, enquanto no IHZC é observada uma tensão de pico na saída no valor de 180 V, ou seja, tensão eficaz de 127 V.

As estruturas dos inversores apresentados em [⁴⁰] e [⁴¹] utilizam um transformador de alta frequência, onde a relação de transformação afeta diretamente as tensões máximas sobre os interruptores.

Na análise realizada entre as topologias estudadas, apenas o conversor apresentado em [³⁶] apresenta uma eficiência maior do que o IHZC, porém, utilizando uma maior quantidade de semicondutores e elementos passivos, o que resulta em maiores custos construtivos. Como mencionado, o IHZC é baseado nas topologias dos conversores convencionais CC/CC Ćuk e Zeta. Análogo a isso, os trabalhos [¹⁷], [³⁷] e [⁴⁰] utilizam topologias baseadas no inversor Ćuk, enquanto os trabalhos [³⁴] e [³⁹] utilizam topologias baseadas no inversor Zeta.

Exceto em [³⁹], todos os demais conversores utilizam mais interruptores que o IHZC, o que implica em empregar circuitos de gate drivers adicionais para o acionamento dos interruptores, aumentando assim o custo destas topologias.

VII. CONCLUSÕES

O presente trabalho propôs uma nova topologia de inversor integrado baseado nos conversores Zeta e Ćuk, nomeado como IHZC, operando no modo de condução descontínua a fim de alimentar cargas em CA.

A estrutura mostrou-se capaz de elevar a tensão de entrada, enquanto fornece às cargas uma tensão senoidal com baixo conteúdo harmônico.

Uma vez que o IHZC utiliza em suas etapas de operação toda a tensão do barramento CC de entrada, é possível operar o conversor com menores ganhos estáticos. Entretanto, observa-se maiores estresses nos semicondutores, devido aos elevados picos de tensão.

Através dos resultados experimentais obtidos a viabilidade do IHZC foi avaliada e comprovada, onde os resultados experimentais apresentados mostraram-se condizentes com o desenvolvimento teórico.

O IHZC, operando como sistema autônomo, apresentou um bom desempenho dinâmico, obtido por meio de variação de carga, e estático, onde observou-se baixa DHT na tensão de saída.

O IHZC demonstrou ótimo potencial ao ser empregado como conversor de interface CC-CA na substituição dos sistemas tradicionais de duplo estágio, os quais empregam um conversor CC/CC elevador associado a um inversor de tensão.

AGRADECIMENTOS

Os autores agradecem o suporte financeiro recebido do CNPq (Processos 308620/2021-6 e 304707/2021-0) e o apoio da Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - Brasil (CAPES) - Código de Financiamento 001.

• PLÁGIO E SIMILARIDADE
  O artigo foi submetido para verificação de similaridade no sistema Crossref Similarity Check (iThenticate).

REFERÊNCIAS

• ¹ K. M. Muttaqi, M. R. Islam, D. Sutanto, “Future Power Distribution Grids: Integration of Renewable Energy, Energy Storage, Electric Vehicles, Superconductor, and Magnetic Bus”, IEEE Transactions on Applied Superconductivity, vol. 29, nº 2, pp. 1-5, Mar. 2019. DOI: 10.1109/TASC.2019.2895528.
  » https://doi.org/10.1109/TASC.2019.2895528
• ² A. Qazi, F. Hussain, N. ABD. Rahim, G. Hardaker, D. Alghazzawi, K. Shaban, K. Haruna, “Towards Sustainable Energy: A Systematic Review of Renewable Energy Sources, Technologies, and Public Opinions,” IEEE Access, vol. 7, pp. 63837-63851, Maio 2019. DOI: 10.1109/ACCESS.2019.2906402
  » https://doi.org/10.1109/ACCESS.2019.2906402
• ³ M. G. Villalva, Energia Solar Fotovoltaica – Conceitos e Aplicações Sistemas Isolados e Conectados à Rede, Editora Érica, 2ª Edição, [S.l.], 2015.
• ⁴ N. M. Haegel, S. R. Kurt, “Global Progress Toward Renewable Electricity: Tracking the Role of Solar (Version 2),” IEEE Journal of Photovoltaics, vol. 12, no. 6, pp. 1265–1272, Nov. 2022, doi: 10.1109/JPHOTOV.2022.3206532.
  » https://doi.org/10.1109/JPHOTOV.2022.3206532
• ⁵ Z. Tang, Y. Yang, F. Blaabjerg, “Power Electronics: The Enabling Technology for Renewable Energy Integration,” CSE Journal of Power Electronics Systems, vol. 8, no. 1, pp. 39–52, Jan. 2022, doi: 10.17775/CSEEJPES.2021.02850.
  » https://doi.org/10.17775/CSEEJPES.2021.02850
• ⁶ B. G. de Assis, E. P. C. Braga, C. B. Nascimento, E. Agostini Jr., “High-Voltage-Gain Integrated Boost SEPIC DC-DC Converter for Renewable Energy Applications,” Eletrônica de Potência, vol. 24, no. 3, pp. 336-344, Set. 2019. DOI: 10.18618/REP.2019.3.0025
  » https://doi.org/10.18618/REP.2019.3.0025
• ⁷ L. A. de Souza Ribeiro, O. Ronald Saavedra, J. Gomes de Matos, S. Leite Lima, G. Bonan, A. Saccol Martins, “Design, Control, And Operation Of A Hybrid Electrical Generation System Based On Renewable Energy Sources,” Eletrônica de Potência, vol. 15, no. 4, pp. 313–322, Nov. 2010. DOI: 10.18618/REP.2010.4.313322.
  » https://doi.org/10.18618/REP.2010.4.313322
• ⁸ N. Swaminathan, N. Lakshminarasamma, “High Gain, High Frequency Link DC-AC Converter with Hybrid SPWM Scheme,” Proceedings of IEEE International Conference on Power Electronics, Drives and Energy Systems (PEDES), pp. 1-6, 2018. DOI: 10.1109/PEDES.2018.8707909.
  » https://doi.org/10.1109/PEDES.2018.8707909
• ⁹ S. A. O. da Silva, L. P. Sampaio, F. M. de Oliveira, F. R. Durand, “Sistema Fotovoltaico com Condicionamento Ativo de Energia Usando MPPT Baseado em PSO e Malha Feed-Forward de Controle de Tensão do Barramento CC,” Eletrônica de Potência, vol. 21, no. 2, pp. 105-116, Jun. 2016. DOI: 10.18618/REP.2016.2.2615.
  » https://doi.org/10.18618/REP.2016.2.2615
• ¹⁰ D. H. Wollz, S. A. O. da Silva, L. P. Sampaio, “Desenvolvimento de um Emulador Eólico Eletrônico Baseado no Modelo Dinâmico do Gerador Síncrono de Ímã Permanente,” Eletrônica de Potência, vol. 24, no. 4, pp. 448-458, Dez. 2019. DOI: 10.18618/REP.2019.4.0032.
  » https://doi.org/10.18618/REP.2019.4.0032
• ¹¹ A. R. Paul, A. Bhattacharya, K. A. Chatterjee, “A Novel SEPIC-Ćuk Based High Gain Solar Micro-Inverter for Integration to Grid,” Proceedings of National Power Electronics Conference (NPEC): IEEE, pp. 1-5, 2019. DOI: 10.1109/NPEC47332.2019.9034790.
  » https://doi.org/10.1109/NPEC47332.2019.9034790
• ¹² L. Wang, M. Shan, “A novel single-stage common-ground Zeta-based inverter with nonelectrolytic capacitor,” IEEE Transactions on Power Electronics, vol. 37, no. 9, pp. 11319-11331, Abr. 2022. DOI: 10.1109/TPEL.2022.3167450.
  » https://doi.org/10.1109/TPEL.2022.3167450
• ¹³ M. A. G. de Brito, L. P. Sampaio, J. C. U. Peña, C. A. Canesin, “Família de Inversores Integrados Monofásicos e Trifásicos,” Eletrônica de Potência, vol. 19, no. 4, pp. 368–376, Set./Nov. 2014, doi: 10.18618/REP.2014.4.368376.
  » https://doi.org/10.18618/REP.2014.4.368376
• ¹⁴ R. K. Surapaneni, A. K. Rathore, “A Single-Stage CCM Zeta Microinverter for Solar Photovoltaic AC Module”, IEEE Journal of Emerging and Selected Topics in Power Electronics, vol. 3, no. 4, pp. 892-900, Dez. 2015. DOI: 10.1109/JESTPE.2015.2438012.
  » https://doi.org/10.1109/JESTPE.2015.2438012
• ¹⁵ D. Murodia, A. K. Sharma, S. Singh, “Analysis of Single-Stage Boost Inverter for Renewable Energy Generation System (REGS) in Discontinuous Conduction Mode (DCM),” Proceedings of International Conference on Communication and Electronics Systems (ICCES), pp. 1438-1443, 2019. DOI: 10.1109/ICCES45898.2019.9002152.
  » https://doi.org/10.1109/ICCES45898.2019.9002152
• ¹⁶ F. Akbar, H. Cha, H.-G. Kim, “Novel Virtual-Ground Single-Stage Single-Inductor Transformerless Buck-Boost Inverter,” IEEE Transactions on Industrial Electronics, vol. 68, no. 8, pp. 6927-6938, Ago. 2021. DOI: 10.1109/TIE.2020.3007117.
  » https://doi.org/10.1109/TIE.2020.3007117
• ¹⁷ R. T. Inoue, A. A. Dionizio, L. P. Sampaio, S. A. O. da Silva, M. A. G. de Brito e G. M. PELZ, “Estudo do Inversor ĆUK Integrado Monofásico em Operação Autônoma no Modo de Condução Descontínua. Eletrônica de Potência,” Eletrônica de Potência, vol. 29, p. e202418, Jul. 2024. DOI: 10.18618/REP.2005.2.009016.
  » https://doi.org/10.18618/REP.2005.2.009016
• ¹⁸ L. P. Sampaio, P. J. S. Costa, S. A. O. da Silva, “Modified Zeta Inverter Intended for Single-Phase Grid-Tied Photovoltaic System”, Sustainable Energy Technologies and Assessments, vol. 52, pp. 1-16, Ago. 2022. DOI: 10.1016/j.seta.2022.102076.
  » https://doi.org/10.1016/j.seta.2022.102076
• ¹⁹ R. R. Lima, F. C. Melo, L. C. G. Freitas, G. B. Lima, D. B. Rodrigues, L. P. Pires, “Modelagem e Desenvolvimento de um Inversor CSI Multistring Fotovoltaico de Estágio Único sem Transformador Conectado à Rede Elétrica,” Eletrônica de Potência, vol. 25, no. 1, pp. 104–113, Jan. 2020. DOI: 10.18618/REP.2020.1.0058.
  » https://doi.org/10.18618/REP.2020.1.0058
• ²⁰ J. R. Gazoli, M. G. Villalva, D. I. Brandão, F. P. Marafão, E. Ruppert, “Microinversor Integrado ao Módulo Fotovoltaico para Sistemas Conectados à Rede Elétrica utilizando Controlador Ressonante,” Eletrônica de Potência, vol. 18, no. 2, pp. 908–916, Maio 2013. DOI: 10.18618/REP.2013.2.908916.
  » https://doi.org/10.18618/REP.2013.2.908916
• ²¹ P. P. Praça, J. W. M. de Araújo, D. A. Honório, D. S. Oliveira, L. H. S. C. Barreto, “Conversor CA-CC de Estágio Integrado Cascateado para Aplicações em Transformadores de Estado Sólido,” Eletrônica de Potência, vol. 24, no. 4, pp. 494–502, Dez. 2019. DOI: 10.18618/REP.2019.4.0044.
  » https://doi.org/10.18618/REP.2019.4.0044
• ²² M. A. G. de Brito, L. P. Sampaio, M. G. Alves, C. A. Canesin, “Inversor Buck-Boost Tri-State Integrado Trifásico para Aplicações Fotovoltaicas,” Eletrônica de Potência, vol. 19, no. 1, pp. 81–89, Mar. 2014. DOI: 10.18618/REP.2014.1.081089.
  » https://doi.org/10.18618/REP.2014.1.081089
• ²³ A. A. Dionizio, L. P. Sampaio, S. A. O. da Silva, “Inversor Integrado Zeta para Aplicações em Sistemas Autônomos Monofásicos de Geração de Energia”, Eletrônica de Potência, vol. 27, no. 4, pp. 313–324, Out./Dez. 2022. DOI: 10.18618/REP.2022.4.0016.
  » https://doi.org/10.18618/REP.2022.4.0016
• ²⁴ Erickson, Robert W. Fundamentals of Power Electronics. Colorado, USA: SPRINGER, 1997. 773 p.
• ²⁵ I. Barbi, “Modelagem de Conversores CC-CC Empregando Modelo Médio em Espaço de Estado”, [S.l.: s.n.], 2015. URL: https://ivobarbi.com.br/livro-modelagem-de-conversores-cc-cc/
  » https://ivobarbi.com.br/livro-modelagem-de-conversores-cc-cc/
• ²⁶ J. Sun, D. M. Mitchell, M. F. Greuel, P. T. Krein, R. M. Bass, “Averaged Modeling of PWM Converters Operating in Discontinuous Conduction Mode,” IEEE Transactions on Power Electronics, vol. 16, no. 4, pp. 482-492, Jul. 2001. DOI: 10.1109/63.931052
  » https://doi.org/10.1109/63.931052
• ²⁷ R. C. Viero, F. S. dos Reis, “Modelo de Pequenos Sinais do Conversor Zeta Operando no Modo de Condução Descontínua,” Eletrônica de Potência, vol. 20, no. 4, pp. 334-346, Nov. 2015. DOI: 10.18618/REP.2015.4.2520.
  » https://doi.org/10.18618/REP.2015.4.2520
• ²⁸ A. A. Dionizio, L. P. Sampaio, S. A. O. da Silva, “Generalized state-space averaging modeling to fourth-order power converters operating in DCM,” International Journal of Circuit Theory and Applications, [in press]. doi: 10.1002/cta.4148.
  » https://doi.org/10.1002/cta.4148
• ²⁹ B. A. Angélico, L. B. G. Campanhol, S. A. O. da Silva, “Proporcional-integral/proportional–integral-derivative tuning procedure of a single-phase shunt active power filter using Bode diagram,” IET Power Electronics, vol. 7, no. 10, pp. 2647–2659, Mar. 2014. DOI: 10.1049/iet pel.2013.0789.
  » https://doi.org/10.1049/iet pel.2013.0789
• ³⁰ G. M. Pelz, S. A. O. da Silva, L. P. Sampaio, “Comparative analysis involving PI and state-feedback multi-resonant controllers applied to the grid voltage disturbances rejection of a unified power quality conditioner”, International Journal of Electrical Power & Energy Systems, vol. 115, pp. 1-14, Fev. 2020.
• ³¹ PRODIST Módulo 8 – Qualidade do Fornecimento de Energia Elétrica, ANEEL, 2021.
• ³² IEEE Standard for Harmonic Control in Electric Power Systems, IEEE Std. 519-2022 (Revision of IEEE Std 519-2014), Ago. 2022.
• ³³ Voltage Characteristics of Electricity Supplied by Public Electricity Networks, UNE EN 50160:2023, 2023.
• ³⁴ L. Wang, M. Shan, “A Novel Single-Stage Common-Ground Zeta-Based Inverter with Nonelectrolytic Capacitor”, IEEE Transactions on Power Electronics, vol. 37, no. 9, pp. 11319–11331, Set. 2022. DOI: 10.1109/TPEL.2022.3167450.
  » https://doi.org/10.1109/TPEL.2022.3167450
• ³⁵ C. N. M. Ho, K. K. M. Siu, “Manitoba Inverter-Single-Phase Single-Stage Buck-Boost VSI Topology”, IEEE Transactions on Power Electronics, vol. 34, no. 4, pp. 3445-3456, Abr. 2019. DOI: 10.1109/TPEL.2018.2855560
  » https://doi.org/10.1109/TPEL.2018.2855560
• ³⁶ H. F. Ahmed, M. S. El Moursi, B. Zahawi, K. Al Hosani, “Single-Phase Photovoltaic Inverters with Common-Ground and Wide Buck–Boost Voltage Operation”, IEEE Transactions on Industrial Informatics, vol. 17, no. 12, pp. 8275-8287, Dez. 2021. DOI: 10.1109/TII.2021.3066511
  » https://doi.org/10.1109/TII.2021.3066511
• ³⁷ J. B. B. Quispe. Inversor integrado Ćuk para aproveitamento da energia fotovoltaica em conexão com a rede em corrente alternada. Dissertação (Mestrado em Engenharia Elétrica) – Faculdade de Engenharia de Ilha Solteira, Universidade Estadual Paulista. Ilha Solteira, p. 126. 2019.
• ³⁸ B. Yang, W. Li, Y. Gu, W. Cui, X. He, “Improved Transformerless Inverter with Common-Mode Leakage Current Elimination for a Photovoltaic Grid-Connected Power System”, IEEE Transactions on Power Electronics, vol. 27, no. 2, pp. 752-762, Fev. 2012. DOI: 10.1109/TPEL.2011.2160359.
  » https://doi.org/10.1109/TPEL.2011.2160359
• ³⁹ A. A. Dionizio, G. M. Pelz, L. P. Sampaio, S. A. O. da Silva, “Novel Integrated Zeta Inverter for Standalone Applications”, Energies, vol. 17, no. 11, pp. 2748, 2024. DOI: 10.3390/en17112748.
  » https://doi.org/10.3390/en17112748
• ⁴⁰ B. Han, C. Bai, J. -S. Lai, M. Kim, “Control Strategy of Single-Phase Hybrid-Mode Ćuk Inverter for LVRT Capability”, IEEE Journal of Emerging and Selected Topics in Power Electronics, vol. 8, no. 4, pp. 3917-3932, Dez. 2020. DOI: 10.1109/JESTPE.2019.2942631.
  » https://doi.org/10.1109/JESTPE.2019.2942631
• ⁴¹ A. J. P. Nascimento, B. F. de Menezes, S. J. de Mesquita, K. R. Costa, F. L. Tofoli, S. Daher, “Bidirectional Isolated Asymmetrical Multilevel Inverter”, IEEE Transactions on Circuits and Systems II: Express Briefs, vol. 70, no. 1, pp. 151-155, Jan. 2023. DOI: 10.1109/TCSII.2022.3201601.
  » https://doi.org/10.1109/TCSII.2022.3201601

• Editor-in-Chief
  Heverton A. Pereira https://orcid.org/0000-0003-0710-7815

• Associate Editor
  Montiê A. Vitorino https://orcid.org/0000-0001-6123-5258

Datas de Publicação

• Publicação nesta coleção
  11 Ago 2025
• Data do Fascículo
  2025

Histórico

• Recebido
  09 Set 2024
• Aceito
  06 Dez 2024
• Publicado
  15 Jan 2025